前回は、FPGA内部で発生させたRGB信号をLCDパネルに表示させました．
今回は、PCから来たHDMI信号をLCDパネルに表示させるトライです．
だがしかし、XILINX Spartan6 でHDMI信号を処理するため750Mbpsシリアル信号を10bitパラレル 75Msymbol/Sに変換するのが意外にめんどくさい件についてレポートします．まぁなんとか上手く行かせたんだけどね．
【簡単な状況表現】
Spartan6の動作速度の限界を突破するための方策に関して、、、
１） Spartan6でユーザーロジックを好き勝手に実装できるのはせいぜい300MHzぐらいまで
２） 750MHzなどという速度のユーザーロジックは動作速度がまずMETしない （簡単なシリパラ変換回路ですらMETしないくらいダメ）
３） ユーザーロジックによるシリパラ変換すらMETしないことからの逃げとして、ISERDES2のようなシリパラ変換coreを活用してシリパラ変換する必要がある
４） 円満な実装状態では750MHz clockはシリパラ変換coreにのみ供給される形になる
【背景】
HDMI→LCDへのブリッジ回路を設計中です．
HDMIのケーブルを流れるRGB信号のデータレートは、画面の解像度にもよりますが、1280x800だとするとおよそ750Mbpsぐらいになります．
ゆえにぶっちゃけ、FPGAには750MHz clockで動く性能が必要となります．だがしかし、Spartan3EやCycloneのような廉価なFPGAだとPLLが300MHzぐらいまでしか発振してくれないので、採用不可となります．
Spartan6なら750MHzを発振できるだけのPLL性能があるのでSpartan6を採用しました．
次に、パラシリ変換の仕様について考えます．
HDMIケーブルを流れる信号は8/10変換されていますから、750Mbpsのビットストリームを10bitパラレル変換するのが通常的な処理になります．10bitパラレルデータを１シンボルと呼びます．シンボルレートは、75Msymbol/Secになります．
↓以上より、FPGAの入力直後で10bitシリパラ変換して75MHzのゆっくりしたclockでユーザーロジックを実装すればよいわけです．こんなイメージです．
↓だんだんと状況が地雷めいてきます．青いブロックがSpartan6のcoreなんですが、シリパラcoreが最大８パラまでしかできません．なので、１０パラを実現するには５パラと２パラを直列接続しないといけません．こんなイメージです．
以下では、PLL coreとシリパラcoreの生成について、ノウハウを書きます．
【core generatorによるPLL生成】
１ページ目
・Minimize output jitterを選択したけどこれで論理合成が楽になったのかどうかは不明
・入力周波数＝75MHzにする
・HDMIケーブルの信号は差動なのでDifferential clock capable pinにします．ここをsingle-endにしておいて手書きでIBUFGDSを手書きで配置することも可能ですが、IBUFGが２ヶシリーズになってしまうのでエラーでビルドが止まってしまいますのでやめた方がいいでしょう．
・出力周波数を、75/750/375/150MHzに設定
・750MHzの位相は、simulationや実機デバッグでシリパラcoreのデータ化けが生じたら疑って下さい．０か１８０度を試すとどっちかで上手くいくかもです．わたしの場合はsimulationでシリパラcoreのデータ化けが生じ、750MHzの位相を１８０度にしたら治りました．シリパラcoreの取り扱いにはクロックレーシングの回避は設計者マターのようです． （FPGAロジックにおいてはPLLで生成させたクロックの乗せ変えはビルドツールが自動的にやってくれるのかなーと思ってるんですがね、わたしの誤解なのかもしれない）
・750MHzではBUFGじゃ役不足なのだそうで、強制的にNo bufferになる
・BUFGではなくBUFPLLを使えと指示される
とくになにもせず
とくになにもせず
クロックのポート名をお好みに名付けます．
とくになにもせず、Generateを押す．
【core generatorによるシリパラ生成】
↓１ページ目
・Customを選択
・入力なのでConfigure inputs from deviceを選択
・HDMI信号は差動なのでDifferentialを選択
・HDMI信号はTMDSという電圧規格です．ゆえにTMDS33を選択します．
↓TMDSの受信端では、３．３Vへ５０Ωでプルアップするよう定められています．
↓２ページ目
・Use serializationを選択
・５パラにするので、Serialization factor＝５
・外部から入力される信号はRGBの３本ですので、External data width＝３
・以上の設定により、入力[2:0]、出力[14:0] になります
・Retimedを選択します．これを怠ると、750MHz clockでラッチされた信号が出力に出てきてしまってMETしません．Retimedにすれば、出力が150MHzでラッチされた信号になります．
・Delay TypeはNoneでよいと思う
・Clock仕様は、Single-endedです．なぜなら、ここに入力されるclockはPLLで生成された750/150MHzだからです．すなわち内部信号であって外部信号ではありません．
・内部信号がLVCMOS18であるべきなのかはよく判りませんがLVCMOS18を選んでおきました．論理合成で無視されることを期待します．
・PLLの設定の２ページ目でBUFPLLを使いなさいと指摘されていました．それに従ってBUFPLLを選択します．BUFPLLはこのcoreに自動的に実装されますので、自分で記述する必要はありません．
・Risingを選択します．これをBothにしてしまうとDDRになってしまいます．
とくになにもせず、Generateを押す．
【verologソース】
PLLとシリパラに関連する箇所だけです．
module top(
input xrst, // LOW=RESET
input clkp, // HDMI clock 75MHz
input clkm,
input rp, // HDMI R 750Mbps
input rm,
input gp, // HDMI G
input gm,
input bp, // HDMI B
input bm
);
pll_tdms pll_tdms // PLLのcore
(
.clk75in_P(clkp), // IN 差動pinを直接配線
.clk75in_N(clkm), // IN
.clk75(clk75), // OUT
.clk750(clk750), // OUT
.clk375(clk375), // OUT
.clk150(clk150), // OUT
.RESET(~xrst), // IN
.LOCKED(tdms_LOCKED) // OUT
);
wire [14:0] rgb;
ser2para2 ser2para2 // ５シリパラ変換のcore
(
.DATA_IN_FROM_PINS_P( {rp,gp,bp} ), 差動pinを直接配線
.DATA_IN_FROM_PINS_N( {rm,gm,bm} ), 差動pinを直接配線
.DATA_IN_TO_DEVICE( rgb ), 出力は150MHzレート
.CLK_IN(clk750),
.CLK_DIV_IN(clk150),
.LOCKED_IN(tdms_LOCKED),
.LOCKED_OUT(),
.CLK_RESET(~xrst),
.IO_RESET(~xrst)
);
後段のユーザーロジックはrgbとclk150でお好きにどうぞ、となります．
【制約ファイル】
HDMI信号の部分だけです．
NET "clkm" LOC = "P133" ;
NET "rm" LOC = "P137" ;
NET "rp" LOC = "P138" ;
NET "gm" LOC = "P139" ;
NET "gp" LOC = "P140" ;
NET "bm" LOC = "P141" ;
NET "bp" LOC = "P142" ;
NET "clk?" IOSTANDARD = "TMDS_33" ;
NET "r?" IOSTANDARD = "TMDS_33" ;
NET "g?" IOSTANDARD = "TMDS_33" ;
NET "b?" IOSTANDARD = "TMDS_33" ;
NET "clk?" PERIOD = 13.33 ns | CLOCK_DEDICATED_ROUTE = FALSE ;
↓こうなるまでに４～５日悩んだよ．
なお～いつものように、この情報に間違いがあってもわたしは知りませんので、はまったら素直に死んでね．
前回へ 次回へ
かしこ
0 件のコメント:
コメントを投稿